

一、 计算题

1、证明公式 $\overline{(AB + \overline{AC})} = \overline{AB} + \overline{AC}$

2、证明公式 $BC + D + \overline{D}(\overline{B} + \overline{C})(DA + B) = B + D$

3、证明 $ABC + \overline{A}\overline{B}\overline{C} = \overline{AB} + \overline{BC} + \overline{AC}$

4、证明 $\overline{AB} + BD + \overline{AD} + CD = \overline{AB} + D$

5、证明 $\overline{(\overline{ABC} + \overline{\overline{AB}} + \overline{BC})} = \overline{AB}$

6、证明公式 $\overline{AB} + \overline{BC} + \overline{CA} = \overline{AB} + \overline{BC} + \overline{CA}$

7、用卡诺图化简 $F = AC + BC + \overline{BD} + \overline{CD} + AB$

8、化简 $F(A,B,C,D) = \sum m(1,3,4,9,11,12,14,15) + \sum d(5,6,7,13)$


9、 $F = \overline{A}\overline{C}\overline{D} + AB + \overline{B}\overline{C}\overline{D} + \overline{A}BC + AC$ 化成最简与非与非式

10、将 $Y(A,B,C) = \sum(1,4,6) + \sum d(0,2,5,7)$ 化成最简与非与非式

11、将 $Y(A,B,C,D) = \sum(0,2,3,5,7,8,10,11) + \sum d(14,15)$ 化成最简与非与非式

12、将 $Y(A,B,C,D) = \sum(0,2,3,5,7,8,10,11) + \sum d(12,14,15)$ 化成最简与非与非式

13、分析所示电路逻辑功能。




14、四路数据选择器的选择控制变量 A_1A_0 分别接 A, B, 数据输入端 D_0,D_1,D_2,D_3 依次接

$\overline{C}$, 0, 0, C, 试分析该电路实现何功能。


15、判断下列函数是否存在冒险，并消除可能出现的冒险

$$F = \overline{\overline{A}}\overline{\overline{C}}\overline{\overline{D}} + A\overline{B}\overline{C} + A\overline{C}\overline{D} + \overline{A}\overline{B}C$$

16、分析下图所示计数器为模多少。



17、分析下图所示电路的功能。



18、根据下面的流程表，写出总态响应序列。

二次状态 $y_2 \ y_1$	激励状态 $y_2 y_1$				输出 z
	$x_2 x_1=00$	$x_2 x_1=01$	$x_2 x_1=11$	$x_2 x_1=10$	
0 0	00	01	01	10	0
0 1	00	01	01	01	0
1 1	00	01	11	01	1
1 0	00	01	11	10	0

输入 $x_2 x_1$ 变化序列为：

00 -> 10 -> 11 -> 01 -> 00 -> 01 -> 11 -> 10

19、根据下面的流程表，写出总态响应序列。

二次状态 $y_2 \ y_1$	激励状态 $y_2 y_1$ /输出 z			
	$x_2 x_1=00$	$x_2 x_1=01$	$x_2 x_1=11$	$x_2 x_1=10$
0 0	00/0	00/1	01/d	11/d
0 1	00/d	01/0	01/0	10/d
1 1	00/d	00/d	11/1	11/1
1 0	11/d	01/d	11/d	10/0

输入 $x_2 x_1$ 变化序列为：

00 -> 01 -> 11 -> 10 -> 11 -> 01 -> 00

二、化简题：

1、化简下面的不完全确定状态表

现态	y/z		输出
	$x=0$	$x=1$	
A	B	D	0
B	B	D	d
C	A	E	1

D	d	E	1
E	F	d	1
F	d	C	d

2、化简下表所示同步时序电路的原始状态表。实现该电路功能，至少需要几个触发器？

现态	次态/输出	
	x=0	x=1
A	C/0	B/1
B	F/0	A/1
C	D/0	G/0
D	D/1	E/0
E	C/0	E/1
F	D/0	G/0
G	C/1	D/0

3、化简下表为最简状态表

y	Y/Z			
	$x_2 x_1=00$	$x_2 x_1=01$	$x_2 x_1=11$	$x_2 x_1=10$
1	3/0	3/d	4/d	3/d
2	4/1	3/0	d/d	1/d
3	1/d	1/1	d/d	d/d
4	2/d	d/d	3/d	5/d
5	2/d	5/d	3/d	4/d

4、化简下表为最简流程表

二次状态 y	Y/Z			
	$x_2 x_1=00$	$x_2 x_1=01$	$x_2 x_1=11$	$x_2 x_1=10$
1	①/0	5/-	-/-	2/-


2	1/-	-/-	3/-	②/0
3	-/-	5/-	③/1	4/-
4	1/-	-/-	3/-	④/1
5	1/-	⑤/0	6/-	-/-
6	-/-	5/-	⑥/0	4/-

5、化简下表为最简流程表


二次状态 y	Y/Z			
	x ₂ x ₁ =00	x ₂ x ₁ =01	x ₂ x ₁ =11	x ₂ x ₁ =10
1	①/0	3/0	-/-	2/0
2	1/0	-/-	4/0	②/0
3	6/0	③/0	4/0	-/-
4	-/-	3/0	④/0	5/0
5	6/0	-/-	-/-	⑤/0
6	⑥/0	-/-	-/-	7/-
7	1/-	-/-	-/-	⑦/1

四.分析题


1、分析如图所示组合逻辑电路的功能。




2、分析如图所示组合逻辑电路的功能。




3、分析如图所示组合逻辑电路的功能。




4、已知如图所示逻辑电路图，试分析逻辑功能，并改用异或门实现该电路。




5、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。




6、分析如图所示组合逻辑电路的功能。




7、分析如图所示组合逻辑电路的功能。




8、分析如图所示时序电路，要求：(1) 写出电路的激励方程；(2) 状态方程；(3) 输出方程(4) 画出电路的状态转换图；(5) 判断该电路能否自启动。




9、分析如图所示时序电路，作出状态图和状态表。




10、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。




11、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。




12、分析如图所示时序电路，作出状态图和状态表。



13、分析如图所示组合逻辑电路功能。




- 14、分析如图所示时序电路，要求：1) 写出电路的激励方程；2) 状态方程；3) 输出方程；4) 画出电路的状态转换图。




x


- 15、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。




- 16、分析如图所示时序电路，要求：(1) 写出电路的激励方程；(2) 状态方程；(3) 输出方程；(4) 画出电路的状态转换图。




- 17、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。



18、分析如图所示时序电路，要求：画出电路的状态转换图并判断该电路能否自启动。



19、分析下图所示的脉冲异步时序电路。



四.设计题

1、设计一个四进制计数器。要求用 PLA 和 D 触发器实现。

2、设计一个六进制可逆计数器。有一个控制输入 x ，当 $x=0$ 时，实现加 1 计数；当 $x=1$ 时实现减 1 计数。当计数中有进位或借位发生时，电路输出 Z 为 1，否则 Z 为 0。
要求：用 PLA 和 D 触发器实现。

3、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。

(1) 用与非门来实现。 (2) 用 74138 和与非门实现。

4、设 $X = X_2X_1$ 和 $Y = Y_2Y_1$ 是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断 $X > Y$ 的逻辑电路。当 $X > Y$ 时，输出 $F=1$ ，否则 $F=0$ 。

5、设计一个四进制可逆计数器。有一个控制输入 x ，当 $x=0$ 时，实现加 1 计数；当 $x=1$ 时实现减 1 计数。当计数中有进位或借位发生时，电路输出 Z 为 1，否则 Z 为 0。

要求：(1)按同步时序电路设计步骤使用 D 触发器实现。(2) 用 PLA 和 D 触发器实现。

6、举重比赛有三个裁判，一个是主裁判 A，两个是副裁判 B 和 C。杠铃完全举起的裁决由每个裁判按一下自己面前的按钮来决定。只有两个以上裁判（其中必须有主裁判）判明成功时，表示成功的灯才亮。

(1) 用与非门设计实现。

(2) 用 74LS138 设计实现。

7、用 PLA 和 D 触发器设计一个两位串行输入、并行输出双向移位寄存器。该寄存器有 x_1 和 x_2 两个输入端，其中 x_2 为控制端，用于控制移位方向， x_1 为数据输入端。当 $x_2=0$ 时， x_1 往寄存器高位串行送数，寄存器中数据从高位移向低位；当 $x_2=1$ 时， x_1 往寄存器低位串行送数，寄存器中数据从低位移向高位。寄存器的输出为触发器状态本身。

8、设 $X = X_2X_1$ 和 $Y = Y_2Y_1$ 是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断 $X > Y$ 的逻辑电路。当 $X > Y$ 时，输出 $F=1$ ，否则 $F=0$ 。

9、某单位举行游艺晚会，男同志持红票入场；女同志持黄票入场；持绿票的同志，不管男女均可入场。

(1) 试用与非门设计这个游艺会入场放行的逻辑控制电路；

(2) 用 74LS138 和必要的逻辑门设计这个游艺会入场放行的逻辑控制电路。

10、用 D 触发器作为存储元件，设计一个可控计数器。该电路有两个控制输入 x_2 和 x_1 ，其

计数规律为： $x_2x_1=00$ ：实现模 3 加法计数功能； $x_2x_1=01$ ：实现模 3 减法计数功能； $x_2x_1=10$ ：实现模 4 加法计数功能； $x_2x_1=11$ ：实现模 4 减法计数功能。要求：用 PLA 和 D 触发器实现。

11、用 PLA 和 D 触发器设计一个 2 位二进制减 1 计数器。电路工作状态受输入信号 x 的控制。当 $x=0$ 时，电路状态不变，当 $x=1$ 时，在时钟脉冲作用下进行减 1 计数。计数器有一个输出 Z ，当产生借位时 Z 为 1，其他情况下 Z 为 0。

12、设 A、B、C 为保密锁的三个按键。当 A 键单独按下时，锁即不打开也不报警；只有当 A、B、C 或者 A、B 或者 A、C 同时按下时，锁才能被打开；当不符合上述组合状态时，将发出报警信息。设 F 为开锁信号，G 为报警信号。

1) 试用基本逻辑门设计此电路。

2) 使用 74LS138 设计此电路。

13、用 T 触发器作为存储元件，设计一个模 6 计数器，该计数器的状态转移关系如下：
 $000 \rightarrow 001 \rightarrow 011 \rightarrow 111 \rightarrow 110 \rightarrow 100 \rightarrow 000$

14、王强参加四门课程考试。规定如下：

(1) 化学 及格得 1 分；不及格得 0 分 (2) 生物 及格得 2 分；不及格得 0 分


(3) 几何 及格得 4 分；不及格得 0 分 (4) 代数 及格得 5 分；不及格得 0 分

若总得分为 8 分以上（含 8 分）就可毕业。

1) 使用与非门设计判断王强是否毕业的逻辑电路。

2) 使用 74LS138 设计判断王强是否毕业的逻辑电路。

15、设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示（例如 A 型可以和 A、B、AB 型相配，不能与 O 型相配）。要求供血者血型和受血者血型相配时绿灯亮；反之，红灯亮。(1) 用与非门实现该电路；(2) 用 74138 和与非门实现该电路。




16、为某水坝设计一个水位报警控制器，设水位高度用 4 位二进制数提供。当水位上升到

8m 时，白指示灯开始亮；当水位上升到 10m 时，黄指示灯开始亮；当水位上升到 12m 时，红指示灯开始亮，其他灯灭；水位不可能上升到 14m。要求 1) 用与非门实现该电路；2) 用 PROM 实现。

17、一个水箱水位指示电路如图所示，A、B、C 为三个电极，当电极被水浸没时，会点亮特定的指示灯。水面在 A、B 间为正常状态，点亮绿灯 G；在 B、C 间或在 A 以上为异常状态，点亮黄灯 Y；在 C 以下为危险状态，点亮红灯 R。

(1) 试用与非门设计这个水箱的逻辑控制电路

(2) 用 74153 和必要的逻辑门实现。



18、用 T 触发器作为存储元件，设计一个 2 位二进制减 1 计数器。电路工作状态受输入信号 x 的控制。当 x=0 时，电路状态不变；当 x=1 时，在时钟脉冲作用下进行减 1 计数。计数器有一个输出 Z，当产生借位时 Z 为 1, 其他情况下 Z 为 0。

19、用 T 触发器作为存储元件，设计一个同步 8421 码十进制加 1 计数器。

20、用 J-K 触发器作为存储元件，设计一个 101 序列检测器。该电路有一个输入 x，一个输出 z，当随机输入信号中出现“101”序列时，输出一个 1，典型输入输出序列如下：

X: 0 0 1 0 1 0 1 1 0 1 0 0

Z: 0 0 0 0 1 0 1 0 0 1 0 0

21、设计一个串行输入 3 位二进制码的奇偶检测器。该电路从输入端 x 串行输入二进制代码，每 3 位为 1 组，当 3 位代码中含 1 的个数为偶数时，输出 Z 产生一个 1 输出，平时 Z 为 0。